



INSTITUT TEKNOLOGI TELKOM SURABAYA
FAKULTAS TEKNIK ELEKTRO
PROGRAM STUDI S1 TEKNIK KOMPUTER

Kode Dokumen

RENCANA PEMBELAJARAN SEMESTER

MATA KULIAH (MK)	KODE	Rumpun MK	BOBOT (sks)		SEMESTER	Tgl Penyusunan
Praktikum Desain dan Sistem Logika Digital	FEA2121	Sistem Digital	T=0	P=1	3	1 Maret 2018
OTORISASI	Pengembang RPS		Koordinator RMK		Ketua PRODI	
	Helmy Widyantara, S.Kom., M.Eng		Helmy Widyantara, S.Kom., M.Eng		Helmy Widyantara, S.Kom., M.Eng	
Capaian Pembelajaran (CP)	CPL-PRODI					
	[KU-08]	Mampu melakukan proses evaluasi diri terhadap kelompok kerja yang berada di bawah tanggung jawabnya, dan mampu mengelola pembelajaran secara mandiri				
	[KU-09]	Mampu mendokumentasikan, menyimpan, mengamankan, dan menemukan kembali data untuk menjamin kesahihan dan mencegah plagiasi				
	CPMK					
	CPMK-1 Mahasiswa mengenal Integrated Circuit (Ic) dan Gerbang logika dasar [KU-08,KU-09]					
	CPMK-2 Mahasiswa mampu merangkai rangkaian kombinasional [KU-08,KU-09]					
	CPMK-3 Mahasiswa memahami konsep rangkaian sekuensial dan mampu membuat aplikasi dengan rangkaian sekuensial [KU-08,KU-09]					
	CPMK-3 Mahasiswa memahami konsep rangkaian sekuensial dan mampu membuat aplikasi dengan rangkaian sekuensial [KU-08,KU-09]					
	CPMK-4 Mahasiswa memahami konsep perancangan rangkaian kombinasional dan rangkaian sekuensial dan mengimplementasikannya pada Field Programmable Gate Array (FPGA) [KU-08,KU-09]					
Diskripsi Singkat MK	Mahasiswa akan mempelajari tentang Teori Aljabar boolean dan implementasinya pada gerbang logika dan FPGA. Topik terdiri gerbang logika dasar, Rangkaian kombinasional, Rangkaian sequensial					
Bahan Kajian / Materi Pembelajaran	<ol style="list-style-type: none"> 1. Gerbang logika dasar 2. Rangkaian kombinasional 3. Rangkaian sekuensial 4. FPGA 					

Pustaka		Utama :				
		1. Lawanto, O. 2000. Dasar Teknik Digital. Surabaya: Laboratorium Digital Universitas Surabaya 2. Mano, M.M. 2000. Digital Design Third Edition. New Jersey: Printice Hall, Inc 3. Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill. 2014.				
		Pendukung :				
		1. Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill. 2009. 2. Volnei A.Pedroni. Circuit Design with VHDL. MIT Press. 2004				
Dosen Pengampu		-				
Matakuliah syarat		-				
Mg Ke-	Sub-CPMK (Kemampuan akhir tiap tahap belajar)	Indikator Penilaian	Kriteria & Bentuk Penilaian	Bentuk, Metode Pembelajaran, dan Penugasan Mahasiswa [Media & Sumber belajar] [Estimasi Waktu]	Materi Pembelajaran [Pustaka]	Bobot Penilaian (%)
(1)	(2)	(3)	(4)	(5)	(6)	(7)
(1,2)	[C3,A2] Mahasiswa mampu menggunakan hukum-hukum dan teorema aljabar boolean.	Mahasiswa dapat membuktikan persamaan logika dan penyederhanaan fungsi logika dan merancang dengan gerbang logika dasar (IC)	Praktek	Tutorial Diskusi Kelompok [TM: 2x(3x50'')]	Fungsi Boolean, Tabel Kebenaran, Penyederhanaan fungsi [U1]: Hal 71-100 [P2]: Hal 34-63	10%
(3,4)	[C3,A2] Mahasiswa mampu menerapkan konsep rangkaian kombinasional.	Mahasiswa dapat membuat rangkaian kombinasional dengan (IC)	Praktek	Tutorial Diskusi Kelompok [TM: 2x(3x50'')]	Rangkaian Kombinasional. [U1] : Hal 37-43 [U2] : Hal 4-9	10%
(5,6)	[C3,A2] Mahasiswa mampu menerapkan konsep rangkaian sekuensial.	Mahasiswa dapat membuat simulai rangkaian sekuensial dengan multsim dan mengaplikasikannya dengan IC.	Praktek	Tutorial Diskusi Kelompok [TM: 2x(3x50'')]	Rangkaian Sekuensial [U1]: Hal 101-128 [P2]: Hal 64-112	10%
(7,8)	[C3,A2] Mahasiswa mampu menggunakan	Mahasiswa dapat membuat desain rangkaian	Praktek	Tutorial Diskusi Kelompok	Logic Design [U2] : Hal 231-242	30%

	tols perancangan pada FPGA.	kombinasional dan rangkaian sekuensial dengan FPGA		[TM: 2x(3x50'')]		
(9,10)	[C4,A3] Mampu menganalisa dan merancang rangkaian sequential.	Mahasiswa dapat menganalisa dan membuat rangkaian sekuensial dengan FPGA.	Praktek	Tutorial Diskusi Kelompok [TM: 2x(3x50'')]	Logic Design [U3] : Hal 101-221	40%
16	Evaluasi Akhir Semester / Ujian Akhir Semester					

Catatan :

1. Capaian Pembelajaran Lulusan PRODI (CPL-PRODI) adalah kemampuan yang dimiliki oleh setiap lulusan PRODI yang merupakan internalisasi dari sikap, penguasaan pengetahuan dan ketrampilan sesuai dengan jenjang studinya yang diperoleh melalui proses pembelajaran.
2. CPL yang dibebankan pada mata kuliah adalah beberapa capaian pembelajaran lulusan program studi (CPL-PRODI) yang digunakan untuk pembentukan/pengembangan sebuah mata kuliah yang terdiri dari aspek sikap, ketrampilan umum, ketrampilan khusus dan pengetahuan.
3. CP Mata kuliah (CPMK) adalah kemampuan yang dijabarkan secara spesifik dari CPL yang dibebankan pada mata kuliah, dan bersifat spesifik terhadap bahan kajian atau materi pembelajaran mata kuliah tersebut.
4. Sub-CP Mata kuliah (Sub-CPMK) adalah kemampuan yang dijabarkan secara spesifik dari CPMK yang dapat diukur atau diamati dan merupakan kemampuan akhir yang direncanakan pada tiap tahap pembelajaran, dan bersifat spesifik terhadap materi pembelajaran mata kuliah tersebut.
5. Kreteria Penilaian adalah patokan yang digunakan sebagai ukuran atau tolok ukur ketercapaian pembelajaran dalam penilaian berdasarkan indikator-indikator yang telah ditetapkan. Kreteria penilaian merupakan pedoman bagi penilai agar penilaian konsisten dan tidak bias. Kreteria dapat berupa kuantitatif ataupun kualitatif.
6. Indikator penilaian kemampuan dalam proses maupun hasil belajar mahasiswa adalah pernyataan spesifik dan terukur yang mengidentifikasi kemampuan atau kinerja hasil belajar mahasiswa yang disertai bukti-bukti.

Catatan tambahan:

- (1). Bobot SKS (P = Praktek; T= Teori).
- (2). TM: Tatap Muka; BT: Beban Tugas; BM: Belajar Mandiri.
- (3). 1 sks = (50' TM + 50' PT + 60' BM)/Minggu
- (4). Simbol-simbol elemen KKNI pada CPL-Prodi: S = Sikap; KU = Ketrampilan Umum; KK = Ketrampilan Khusus; P = Pengetahuan